Luis Carlos Álvarez-Simón1 y
Rodolfo Zolá García-Lozano2
1 Tecnológico Nacional de México. Instituto Tecnológico Superior de Martínez de la Torre. Ignacio de La Llave 182, Centro, 93600 Martínez de la Torre, Veracruz
2Universidad Autónoma del Estado de México. Centro Universitario Ecatepec. José Revueltas 17, Tierra Blanca, 55020 Ecatepec de Morelos. Méx., México.
Autor de contacto: alvarez.simon.dr@gmail.com
RESUMEN
El efecto del estrés eléctrico en la electrónica basada en
transistores de película delgada (TFT) es una de las principales limitantes
para el desarrollo de aplicaciones en esta tecnología. Actualmente, un área
importante de investigación es el análisis y diseño de circuitos digitales y
analógicos usando TFTs, con el fin de llevar esta tecnología a nuevas
aplicaciones más allá de las Pantallas de Cristal Líquido (LCD). En la
literatura, se pueden encontrar gráficas sobre los efectos del estrés
eléctrico, sin embargo, en ninguno de los casos se analiza el comportamiento al
variar la magnitud del voltaje aplicado, esto con el fin de tener referencias
cuantitativas sobre las variaciones del voltaje umbral para el diseño de
circuitos de aplicación. En este trabajo se proporcionan gráficas de
comportamiento del transistor de película delgada bajo diferentes condiciones
de estrés eléctrico, los resultados experimentales muestran que las variaciones
del voltaje umbral pueden ser reducidas al elegir adecuadamente el voltaje de
polarización. Lo anterior proporciona una perspectiva general sobre los efectos
a tomar en cuenta a la hora de diseñar circuitos en esta tecnología.
Palabras clave: estrés eléctrico/TFT/transistores de
película delgada
Para citar:
Álvarez-Simón,
L.C. y García-Lozano, R.Z. (2019). Caracterización del estrés eléctrico en transistores de película delgada. Revista del Centro de Graduados
e Investigación. Instituto Tecnológico de Mérida, 34(80),71-75
No hay comentarios:
Publicar un comentario